嘗試從 Qsys 產生模擬檔案時，您會收到此錯誤訊息，該檔案包含一個 PCIe® 硬 IP，用於從 Linux 的 64 位 Quartus® II 軟體呼叫的Cyclone® IV 裝置。
資訊：altgx_internal：qmegawiz -無聲模組=alt_c3gxb LOCKDOWN_EXCL=PCIE IP_MODE=PCIE_HIP_8 gxb_analog_power=AUTO tx_analog_power=AUTO elec_idle_infer_enable=誤tx_allow_polarity_inversion=誤rx_cdrctrl_enable=true hip_tx_clkout rx_elecidleinfersel enable_0ppm enable_0ppm=誤pll_powerdown intended_device_family=cycloneiv starting_channel_number=84 裝置Family=「Cyclone IV GX」wiz_subprotocol=「Gen 1-x1」OPTIONAL_FILES=NONE mi_pcie_pcie_hard_ip_0_altgx_internal_inst.v
資訊：altgx_internal：產生 Verilog 模擬模型
錯誤：缺少來源檔案：/alt_c3gxb_qbn8.tdf Line，缺少「：altgx_internal|alt_c3gxb：alt_c3gxb_component|alt_c3gxb_qbn8：auto_generated|refclk_pma[0]」節點
從命令列 （終端）， 附錄QUARTUS_ROOTDIR到環境的 PATH 變數，然後從命令列 （終端） 開啟 Qsys。若要執行此操作，請從命令提示執行下列兩個命令：
export PATH=/bin：/build2/install/mongodb/bin：/usr/fabric64/qt-3.3/bin：/usr/NX/bin：/usr/local/bin：/bin：/usr/bin：/usr/local/sbin：/sbin：/sbin：/sbin：/sbin：/home/jchang/bin
qsys-編輯
GUI 會出現，專案開啟後，按一下產生。