文章 ID: 000085844 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

第 2 章是否有已知的錯誤。Cyclone II 手冊中的 Cyclone II 架構?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 是的,圖 2-12 有錯誤。CLK[11.8] 針腳將 PLL3 和 PLL3 送出頂頻率控制區塊。CLK[15.12] 針腳將 PLL4 與 PLL4 摘要
底層控制區塊。

這個數位錯誤地顯示左頻率控制區塊和右頻率控制區塊分別提供 PLL3 和 PLL4。下圖顯示正確的連線。

圖 2-12。EP2C20 – 更大的 PLL、CLK[]、DPCLK[] 與頻率控制區塊位置

Figure 2-12. EP2C20 & Larger PLL, CLK[], DPCLK[] & Clock Control Block Locations




Altera並不保證此解決方案能符合客戶的預期用途,並免責使用或依賴該解決方案的所有責任。

相關產品

本文章適用於 1 產品

Cyclone® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。