文章 ID: 000085865 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 13 日

UniPHY 外部記憶體介面 IP 支援的最小記憶體頻率頻率為何？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

最小頻率由相關的 JEDEC® 標準或用於執行外部記憶體介面 IP 的FPGA裝置的元件功能來定義。

如果 UniPHY IP PHY 設定標籤中輸入的頻率值過低 ->記憶體頻率頻率，它會以紅色顯示。以下錯誤訊息會顯示在 IP 訊息視窗中，指出支援的頻率最低：

錯誤：指定的記憶體頻率頻率低於 DDR 規格所定義的最低值。請選取大於或等於 300 MHz 的頻率。

若要取得任何裝置和記憶體通訊協定組態所支援的最大頻率估計，請使用 外部記憶體介面規格估算工具。

相關產品

本文章適用於 21 產品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV E FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。