文章 ID: 000085866 內容類型: 疑難排解 最近查看日期: 2017 年 09 月 18 日

為什麼在具有 10 FPGA Stratix® Platform Designer 生成中出現錯誤「可以同時選擇同步清除選項或時鐘啟用選項」？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    搭載 RAM 的移位暫存器 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體 17.1 版與 10 裝置的問題Stratix®您可能會在平台設計者一代中看到上述移位寄存器（基於 RAM）IP 參數編輯器錯誤消息。每當您嘗試同時實例化同步清除埠和時鐘啟用埠時，都會發生這種情況。

解決方法

要變通解決此問題，請禁用同步清除埠或時鐘啟用埠。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考，僅供一般參考，不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾，將由英文版負責。 請參閱本頁的英文版本。