文章 ID: 000085877 內容類型: 疑難排解 最近查看日期: 2021 年 04 月 06 日

為什麼我的插入範本中的 RTL 未顯示在預期的 VHDL/Verilog HDL 檔案中？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 21.1 和更新版本的問題，您可能會發現，當您將 RTL 從範本插入 VHDL/Verilog HDL 檔案時，內容會存取另一個 VHDL/Verilog HDL 檔案。

    解決方法

    若要解決這個問題，請在預覽中複製範本的內容，然後貼到指定的 VHDL/Verilog HDL 檔案中。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。