文章 ID: 000085925 內容類型: 疑難排解 最近查看日期: 2017 年 03 月 15 日

為什麼在 EMIF MMR 介面Intel® Arria® 10 FPGA看到額外的讀取資料有效驗證?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您的Intel® Arria® 10 FPGA 記憶體控制器Intel® FPGA IP已啟用 MMR 介面,您可能會注意到,即使未發出讀取指令,mmr_readdatavalid 訊號也會偶爾發出。

     

    mmr_readdatavalid擷取源于記憶體控制器的內部讀取指令,並可能導致主機介面Avalon®擷取錯誤的讀取資料。

    解決方法

    主機介面Avalon必須僅根據下列要求接受 mmr_readdatavalid

    • mmr_readdatavalid 在向 MMR 註冊器 ecc1、ecc2、ecc3、ecc4 發出讀取要求後,返回一個週期。
    • mmr_readdatavalid 在向 ecc1、ecc2、ecc3、ecc4 以外的所有其他 MMR 收款器發出讀取要求後,三個週期會退回。

    範例:主機Avalon介面在傳送讀取要求註冊 ecc1 (低 mmr_waitrequest 訊號)後,應只接受 mmr_readdatavalid 一個頻率週期。

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。