文章 ID: 000085987 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 13 日

如果我在Stratix系列中移除輸入頻率到 PLL，並在使用者模式下Cyclone系列裝置，PLL 輸出頻率的行為為何？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您在 Stratix® （系列、Cyclone®） 系列或 Arria® GX 裝置中移除輸入頻率到 PLL，VCO 就會浮動到未指明的樓層頻率。然後，PLL 輸出頻率等於未指明的 VCO 樓層頻率，除以 PLL 頻率輸出的輸出計數器。

請注意，由於程式變化，VCO 樓層頻率可能會因裝置而異。

相關產品

本文章適用於 9 產品

Cyclone® III FPGA
Cyclone® II FPGA
Stratix® FPGAs
Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Cyclone® FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。