為什麼write_sdc指令會對我的create_generated_clock限制產生錯誤的限制？

由於 Quartus® II 軟體版本 11.1 SP2 和更早版本的問題， write_sdc 命令可能會產生錯誤的 Synopsys Design Constraints （SDC） 語法，以因 create_generated_clock 應使用 -edges 此選項的限制。特別是，指令 write_sdc 可能會在參數周圍 -edges 產生具有額外支架「{\」的 SDC 語法，並插入其他 -edge_shift 選項。

例如，如果在設計上套用了此限制：

create_generated_clock -name CLK2 -source [get_pins {inst10|clk}] -edges {31 33 63}
    [get_pins {inst10|regout}]

命令 write_sdc 可能會寫出下列限制：

create_generated_clock -name {CLK2} -source [get_pins {inst10|clk}]
    -edges { { 31 33 63 } } -edge_shift {} -master_clock {CLK1}
    [get_pins {inst10|regout}]

若要解決此問題，請手動編輯命令所建立的 write_sdc SDC 檔案、移除參數周圍的 -edges 額外大括弧，然後移除 -edge_shift 選項及其參數。

此問題從 Quartus II 軟體版本 12.0 開始修復。