文章 ID: 000086122 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

我需要在 Stratix、Stratix GX 或Cyclone裝置的資料組態輸入訊號上啟用電阻?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 如果主機板上唯一採用的配置方案是使用下載纜線 (ByteBlasterMV、ByteBlaster II 或 MasterBlaster),則在資料輸入訊號上建議拉起電阻器至 Vccio。當纜線未連接到主機板時,此拉起電阻器可防止資料輸入浮動。

如果主機板執行其他配置方案(設定裝置或處理器),則不需要拉起電阻器。在這些情境中,設定裝置或處理器應以有效的 TTL 邏輯層級持有資料輸入。

相關產品

本文章適用於 1 產品

Stratix® FPGAs

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。