文章 ID: 000086126 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 07 日

硬 LPDDR2 介面的時序關閉在 V SoC 裝置Cyclone可能無法強大

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 LPDDR2 產品。

    以 V SoC 裝置Cyclone為目標的硬 LPDDR2 介面可能 無法達成時序關閉。

    解決方法

    這個問題沒有解決方法。

    此問題已在版本 13.1 中修正。

    相關產品

    本文章適用於 1 產品

    Cyclone® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。