文章 ID: 000086193 內容類型: 疑難排解 最近查看日期: 2015 年 04 月 15 日

在 Quartus II 版本 15.0 及更新版本中，我的 PCI Express Arria 10 硬 IP 的頻率在哪裡？

環境

  • 時脈
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Arria® 10 種設計需要嚴格遵守收發器準則。因此，derive_pll_clocks已從所產生之中移除 altpcied_a10.sdc. 此檔案先前包含下列行：

    # derive_pll_clock用於計算所有從 PCIe refclk 衍生的頻率
    # derive_pll_clocks和衍生clock_uncertainty應僅限
    # 在專案中使用的所有 SDC 檔案中套用一次

    derive_pll_clocks-create_base_clocks
    derive_clock_uncertainty

    解決方法

    以上行現在必須包含在您所建立的頂級 SDC 使用者中。請務必包含這兩行。

    derive_pll_clocks-create_base_clocks
    derive_clock_uncertainty

    相關產品

    本文章適用於 4 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Arria® 10 SX SoC FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。