文章 ID: 000086252 內容類型: 疑難排解 最近查看日期: 2018 年 02 月 22 日

為什麼 ip 核心LPM_ADD_SUB產生錯誤的結果？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 一般元件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體的Intel® Quartus®問題，在 10 個裝置使用LPM_ADD_SUB IP 核心Intel® Stratix®時，硬體可能會收到錯誤的結果。只有在使用大於 1 的管道階段時，才會發生問題。模擬會產生正確的結果。

     

    解決方法

    若要解決此問題，請使用 1 或 0 的管道階段。

     

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。