文章 ID: 000086345 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 07 日

為什麼Intel® Stratix® 10 FPGA在程式化 .jic 檔案時無法設定?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 21.1 中出現問題,在您的 Quartus 設定檔案 (.qsf) 中使用不相容的頻率ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK時,將會產生不正確 .jic 檔案。使用此 .jic 檔案時,組態流程將會失效。

    解決方法

    為了避免此錯誤,請確保您的 .qsf 檔案有一組相容的頻率,適合ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK。有效的AS_CLK設定可在 Intel® Stratix® 10 組態使用者指南 中找到。

     

    修補程式可用於檢查 Quartus 設定檔案 (.qsf) 中ACTIVE_SERIAL_CLOCK和DEVICE_INITIALIZATION_CLOCK的有效頻率。

    從以下適當連結下載並安裝 Patch 0.06。

    > Windows (exe) Intel® Quartus® Prime Pro Edition 21.1 修補程式 0.06 下載修補程式

    > Linux Intel® Quartus® Prime Pro Edition 21.1 Patch 0.06 下載修補程式 (.執行)

    >下載適用于 Intel® Quartus® Prime Pro Edition 21.1 Patch 0.06 (.txt) 的 Readme

    安裝修補程式 0.06 後,在您的下一次編譯中,會出現一組不相容的頻率,您將在組裝階段收到一條錯誤訊息,表示「裝置初始化頻率中不支援主動序列頻率」

     

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。