文章 ID: 000086381 內容類型: 疑難排解 最近查看日期: 2021 年 08 月 19 日

為什麼在 Intel Agilex Intel® Quartus® Prime Pro Edition Software 版本 20.4 和更新版本的 7 FPGA SoC 設計上,看到 HPS 與FPGA之間的快取一致性問題?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.4 和更早版本的問題,Intel Agilex 7 FPGA SoC 設計透過 FPGA® 至 SOC 橋接器進行交易時,可能會看到快取一致性錯誤。

    解決方法

    針對此問題的修補程式已針對您開機-socfpga 發佈,並提供 HTTPs://github.com/altera-opensource/u-boot-socfpga

    從下列分支開始

    HTTPs://github.com/altera-opensource/u-boot-socfpga

    V2020.10

    • HSD #14012926793:快取:ncore:停用窺探篩選器
    • 承諾日期:2021 年 3 月 31 日
    • 承諾 ID c79c23c6201819ca32b6739eff2e2b25e19f6624

    此修補套裝程式含在後續的分支中。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。