文章 ID: 000086426 內容類型: 疑難排解 最近查看日期: 2018 年 12 月 06 日

verilog hdl 或 vhdl 錯誤：解密data_block失敗

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 18.1 和更早版本的問題，在移轉 IP 時，您可能會在合成階段看到此錯誤訊息。

    解決方法

    若要解決此問題，請在平臺設計者中，以手動方式重新開發受影響的 IP。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。