文章 ID: 000086453 內容類型: 疑難排解 最近查看日期: 2017 年 06 月 22 日

為什麼Cyclone V HPS MPU 頻率設定不正確?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在某些情況下,HPS MPU 頻率頻率可能與使用者在 Qsys 中選擇的頻率不同。

    這個問題是由於 bsp-editor 錯誤地使用交接資訊來建立 Preloader 要使用的主 PLL c0 分隔器設定。

    問題並非發生在所有計時設定上,而僅針對需要從預設值 1 變更主要 PLL c0 k 分隔器的某些組態。使用者可以檢查設定是否受到下列操作的影響:

    o 查看名為 hps.xml 的交配檔,該參數稱為 main_pll_c0_internal

    o 請查看預載入器/產生/pll_config.h 的下列參數:CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT、CONFIG_HPS_ALTERAGRP_MPUCLK

    o 如果下列兩個分隔器值相同,則不存在問題:

    ·      value1 = (main_pll_c0_internal 1)

    ·      value2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)

    解決方法

    這個問題已在 Quartus® Prime Standard 軟體版本 16.1 中解決。

    相關產品

    本文章適用於 3 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。