文章 ID: 000086473 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 16 日

為什麼硬核處理器系統中的 FPGA to HPS 橋接位址寬度下拉式功能表Intel® Stratix® 10 FPGA IP 允許最多 40 位定址？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Hard Processor System Intel® Stratix® 10 FPGA IP 的 FPGA 介面 選項卡上，HPS FPGA AXI 橋接部分的 FPGA 到 HPS 從屬介面部分中的橋接器位址寬度下拉式功能表允許選擇最多 40 位定址。但是，從FPGA可見的 HPS 位址映射僅為 128GB 或 37 位。

    解決方法

    在 Intel® Stratix® 10 HPS 互連中，高階位可用但被忽略。訪問此橋的主節點不應使用這些位。

    此問題已從 Intel® Quartus® Prime Pro/Standard Edition 軟體版本 20.1 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。