文章 ID: 000086578 內容類型: 錯誤訊息 最近查看日期: 2014 年 04 月 15 日

錯誤 （12012）：埠方向與埠「tlbfm_out[0]」的實體「altpcie_sv_hip_avmm_hwtcl：pcie_avgz_hip_avmm_0」不匹配。 上層實體預期會出現「輸出」針腳，而較低的實體則使用「輸入」針腳。

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    嘗試為 VHDL 中的 Avalon® 記憶體對映 Qsys 元件編譯 PCI Express® 的Arria® V GZ 或 Stratix® V 硬 IP 時，可能會看到此錯誤。

    這個問題是由於 Verilog HDL 至 VHDL 轉換問題所導致。

    解決方法

    從稱為altpcie_sv_hip_avmm_hwtcl元件的檔案頂端包裝中檢視兩個違規tlbfm_out發生的情況。

    此問題排定在未來版本的 Quartus® II 軟體中修復。

    相關產品

    本文章適用於 3 產品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。