描述
使用 Quartus® Prime 軟體版本 18.1 並升級包含置於同一 I/O 列中的 HPS EMIF 和非 HPS EMIF 的現有 Stratix® 10 設計時，您可能會在編譯期間看到如下所示的類似錯誤。
錯誤 （16282）： 同一列中的兩個或多個外部記憶體介面 （EMIF） IP 內核使用不同的校準例程。當放置在同一列中的IP核在不同版本的Quartus中生成時，會發生此錯誤;或者，當硬核處理器系統 （HPS） 的記憶體介面與普通記憶體介面放在同一列中時。如果核心是在不同的 Quartus 版本中生成的，則在當前版本的 Quartus 中重新生成所有記憶體介面 IP 核心。普通記憶體介面不能與 HPS 記憶體介面放在同一列中。
資訊（16283）： IP： ed_synth_emif_s10_0 （十六進位檔： ed_synth_emif_s10_0_altera_emif_arch_nd_181_xcenvri_iossm_synth.hex）
資訊（16283）： IP： HPS_TEst_Qsys_emif_s10_hps_0 （十六進位檔： HPS_TEst_Qsys_emif_s10_hps_0_altera_emif_arch_nd_180_rbnwjza_iossm_synth.hex）
請注意，對於給定設計，層次結構路徑和檔名可能會有所不同。
解決方法
在 Quartus® Prime 軟體 18.1 版中，升級並重新生成 HPS EMIF IP 和非 HPS EMIF IP，然後重新編譯設計。