我們是否可以將由以「零延遲緩衝模式」設定的 ALTPLL 所產生的單端輸出頻率連接到 Intel® MAX® 10 FPGA 的PLL_CLKOUTn針腳？

否。由於硬體限制，當 Intel® MAX® 10 FPGA 的 ALTPLL 以零延遲緩衝 （ZDB） 模式設定，並將輸出頻率分配到設定為單端 I/O 標準的 PLL_CLKOUTn 針腳時，使用者會遇到以下錯誤：

錯誤 （176557）：由於裝置限制，無法將 PLL「pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1」放置在目標裝置

錯誤（176593）：無法將 PLL「pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1」放置在 PLL 位置PLL_1-- 補償的輸出頻率針腳「」必須放置在專用輸出頻率 I/O 中 -- PLL 處於零延遲緩衝模式

錯誤（176568）：無法將 PLL「pll_inst：pll_inst_inst|altpll：altpll_component|pll_inst_altpll：auto_generated|pll1」放置在 PLL 位置PLL_1，因為 I/O 單元（PLL 的 CLK 類型埠）與 PLL I/O 針腳Pin_xx不相容的位置分配。

此限制僅適用于 ALTPLL 中的零延遲緩衝模式。

將 ATLPLL 輸出頻率連接到 PLL_CLKOUTp 針腳。

Intel® MAX® 10 計時與 PLL 使用者指南預定在未來版本中更新此詳細資訊。