文章 ID: 000086668 內容類型: 錯誤訊息 最近查看日期: 2018 年 11 月 23 日

致命的：（vsim-3817）實體「system_altpll_0」的埠「配置」不在即時化的元件中。

環境

  • Intel® Quartus® Prime Standard Edition 軟體

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Standard Edition 軟體版本 18.1 和更早版本的問題，在模擬 ALTPLL Intel FPGA IP的 VHDL 模擬模型時，您可能會看到上面提到的「致命的錯誤」訊息。

    解決方法

    若要解決這個問題，請更新模擬腳本，使用 ip 頂級包裝檔，從/synthesis/目錄，而不是/模擬/目錄。

    相關產品

    本文章適用於 12 產品

    Cyclone® IV FPGA
    Cyclone® FPGA
    Stratix® II FPGA
    Cyclone® III FPGA
    Arria® GX FPGA
    Intel® Cyclone® 10 低功耗 FPGA
    Stratix® FPGAs
    Stratix® IV FPGA
    Stratix® III FPGA
    Arria® II FPGA
    Intel® MAX® 10 FPGA
    Cyclone® II FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。