文章 ID: 000086682 內容類型: 產品資訊與文件 最近查看日期: 2017 年 04 月 04 日

當 Quartus Prime 專案包含 Arria 10 個外部記憶體介面 IP 時,我該如何解決IO_AUX和RST_SRC_ID更適合的錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 外部記憶體介面 Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    錯誤的Arria® 10 個 EMIF IP global_reset_n埠訊號連線或啟用系統來源與探針 (ISSP) 可能會造成這些類型的更適合的錯誤:

    錯誤 (12934):Fitter 無法放置 EMIF/PHYLite 系統

    錯誤 (14566):由於與現有限制的衝突,Fitter 無法放置 1 個周邊元件 (1 IO_AUX(s)。

    錯誤 (175020):Fitter 無法將 Arria 10 外部記憶體介面ed_synth_altera_emif_ 區域內< value> < value>的邏輯IO_AUX放置,因為該區域沒有有效的此類邏輯位置。
        
    錯誤(175005):找不到RST_SRC_ID (受影響的 1 個位置)

    解決方法

    這些錯誤訊息及其解析度的常見原因如下:

    1) Quartus® Prime 專案包含多個外部記憶體介面,這些介面放置在 I/O 銀行的相同 I/O 欄中,但與global_reset_n埠連接的重設訊號不同。

    解析度:在同一 I/O 欄中放置在 I/O 銀行中的多個介面,必須有一個通用的重設訊號連接到其global_reset_n埠。


    2) Quartus Prime 專案已啟用ALTERA_EMIF_ENABLE_ISSP。如果專案中即時使用多個 Arria 10 個 EMIF 範例,則通常會發生此情況。
    例如 qsf 檔限制
    set_global_assignment-名稱 VERILOG_MACRO「ALTERA_EMIF_ENABLE_ISSP=1」

    解析度:移除上述 qsf 限制,不選取 Arria 10 外部記憶體介面 IP 診斷 標籤 -> 範例設計 -> 啟用系統內源和探針 選項。


    如果按照上述指示仍看到更適合的錯誤,請檢查記憶體介面訊號是否符合針腳放置指南。
    建議的起點是使用最小安置限制,讓 Quartus 配接器將介面訊號的其餘部分放置,然後再將針腳切入。

    建議的最低安置限制為:

    • 針對位址/命令訊號選擇的 I/O 銀行中的一個位址訊號、PLL 參考頻率和 RZQ 針腳。
    • 為記憶體資料匯流排訊號選擇的 I/O 銀行中的 DQS 訊號。


    如需針腳放置的進一步資訊,請參閱 外部記憶體介面手冊中的這些章節:
    磁區 2 第 1 章 - Arria 10 外部記憶體介面 IP 的準則
    磁區 3 第 2 章 – DDR4 的外部記憶體介面實作範例(類似的規則適用于其他記憶體介面通訊協定)。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。