文章 ID: 000086683 內容類型: 疑難排解 最近查看日期: 2017 年 03 月 07 日

為什麼 Arria 10 外部記憶體介面 IP FPGA資料匯流排輸入模式的 IO 設定不支援低於 DDR4 和 QDRIV 通訊協定 16.1.1 版本 60 ohms 的低值？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® II 訂閱版
  • 外部記憶體介面 Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    這個問題已在 Quartus® Prime 軟體版本 16.1.2 中修復。所有支援值低於 60 ohms 可選取為 1.2 V POD I/O 標準的目標 DDR4 和 QDRIV 通訊協定。

    對於不使用 1.2 V POD I/O 標準（例如 DDR3、RLDRAM3）的記憶體介面通訊協定，從 Quartus Prime 軟體版本 16.1.1 開始，已移除 50 ohms 以下的輸入終止值。此KDB 解答 中可找到更多詳細資訊。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。