文章 ID: 000086758 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 01 日

當 I/O 通道未將所有 12 個針腳結合出來時，外部記憶體介面Intel® FPGA IP遇到更適合的編譯錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
  • 外部記憶體介面 Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果外部記憶體介面Intel Arria 10 FPGA IP 或外部記憶體介面，® Intel Cyclone 10 GX FPGA IP 有一個 DQ 群組放置在 I/O 通道中，包含未 FPGA連接的 I/O 針腳，則在® Intel® Quartus® Prime 軟體中可能會遇到更適合的編譯錯誤。

    解決方法

    為了解決這個問題，您必須確保外部記憶體介面Intel® Arria® 10 FPGA IP 或外部記憶體介面，Intel® Cyclone® 10 GX FPGA IP DQ 群組放置在 I/O 通道中，將所有 12 個針腳結合在一起。

    相關產品

    本文章適用於 2 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。