文章 ID: 000086766 內容類型: 疑難排解 最近查看日期: 2021 年 07 月 20 日

為什麼平行介面的 PHY Lite 的擷取頻相移設定Intel FPGA IP固定在 90 度?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.1 中出現問題,在針對 Intel® Agilex® 7 裝置時,對於平行介面的 PHY Lite Intel FPGA IP的 擷取頻相移 設定,可能會發生硬體測試失敗。擷 取頻段移位 設定為:

    - 介面頻率低於 150 MHz 的任何值。

    - 介面頻率 150 MHz 或以上的任何值均超過 90 度。

    由於此故障,平行介面Intel FPGA IP的 PHY Lite 不支援 150 MHz 以下的介面頻率。最低介面頻率必須是 150 MHz。

    對於支援的介面頻率,在 PHY Lite 的平行介面Intel FPGA IP GUI 中, 擷取頻段的移位 已修正為 90 度。

    解決方法

    對於Intel® Quartus® Prime Pro Edition 軟體版本 21.1 及更新版本,建議使用 90 度以外的 擷取頻相移 值使用動態重新配置。

    如需詳細資訊,請參閱 PHY Lite for Parallel Interfaces Intel® FPGA IP使用者指南,動態重新配置區段。

    對於 Intel Quartus® Prime Pro Edition 軟體版本 20.4 和 20.3,對於 PHY Lite 的平行介面Intel Agilex 7 FPGA® IP,沒有任何硬體支援。

    額外資訊

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。