文章 ID: 000086809 內容類型: 疑難排解 最近查看日期: 2021 年 02 月 17 日

當使用 10 FPGA IP 並列介面的 PHY Lite 中的互補選通時，為什麼strobe_out和strobe_out_n信號放置在非連續的引腳Intel® Arria®？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
  • 適用於並列介面 Intel® Arria® 10 FPGA IP 的 PHY Lite
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 PHY Lite for Parallel Interfaces Intel® Arria® 10 FPGA IP 存在問題，當您選擇互補選通並在沒有針腳位置分配的情況下編譯設計時， strobe_out 和 strobe_out_n 訊號會放置在非連續的針腳中。

    解決方法

    若要變通解決此問題，請分配 strobe_out 和 strobe_out_n 信號的引腳位置，方法是將它們放置到連續的 DQS/DQSn 引腳。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。