文章 ID: 000086824 內容類型: 疑難排解 最近查看日期: 2017 年 07 月 23 日

rx_syncclock是否適用于具有均勻 SERDES 規格的軟式 LVDS Intel® FPGA IP接收器？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 軟體 LVDS Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當 Intel® MAX® 10 FPGA軟式 LVDS 具有均勻的序列化器/脫菌器 （SERDES） 規格時，rx_syncclock將未使用。因此，在選擇甚至 SERDES 規格時，軟 LVDS Intel® FPGA IP接收器無法使用rx_syncclock。

    解決方法

    此問題不需要解決方法。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。