文章 ID: 000086829 內容類型: 疑難排解 最近查看日期: 2018 年 11 月 07 日

當選擇OSC_CLK_1作為配置時鐘源時，為什麼 Stratix® 10 序列快閃記憶體用戶端 IP 核心無法正常工作？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    一般元件
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro 軟體版本 18.0 中的問題，當選擇 OSC_CLK_1 作為 Stratix® 10 FPGA 裝置的配置頻率源時，Stratix® 10 序列快閃記憶體用戶端 IP 核心無法訪問快閃記憶體。

解決方法

此已知問題計劃在Quartus® Prime Pro軟體的未來版本中修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。