文章 ID: 000086848 內容類型: 疑難排解 最近查看日期: 2019 年 09 月 26 日

為什麼 Intel® Quartus® Prime 計時分析器忽略了 PCI Express* 的Intel® Arria® 10/Cyclone® 10 硬 IP 的時間限制?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.2 和更新版本的問題,Intel® Quartus® Prime 計時分析器將忽略 PCI Express* Intel® Arria® 10/Cyclone® 10 硬 IP 的時間限制,如果您的 VHDL 或 Verilog 代碼中使用產生聲明來在設計中建立 IP。此問題發生是因為產生聲明會建立「\」,作為 PCI Express* SDC (Synopsys* Design Constraint) 檔案的 Intel Arria 10/Cyclone 10 硬 IP 無法辨識的 hierachy 路徑。

    解決方法

    若要解決此問題,請下載 適用于 PCI Express* SDC 檔案的 Intel® Arria® 10/Cyclone® 10 硬 IP,並以 //altera_pcie_a10_hip/synth 取代 altera_pci_express.sdc。
    此問題從 Intel® Quartus® Prime Pro Edition 軟體版本 19.3 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Cyclone® 10 FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。