文章 ID: 000086932 內容類型: 疑難排解 最近查看日期: 2018 年 11 月 14 日

為什麼 Intel® MAX® 10 DDR2 mem_odt訊號在 RTL 模擬和硬體操作的校準期間切換?

環境

  • Intel® Quartus® Prime Lite Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
  • 搭載 UniPHY Intel® FPGA IP 的 DDR2 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® MAX® 10 DDR2 IP 的問題,mem_odt訊號在校準期間不會切換。雖然這是校正期間mem_odt訊號的錯誤行為,但 DDR2 介面沒有功能影響。

    校準後,mem_odt訊號會在記憶體寫入交易期間按預期切換。

    解決方法

     

    此問題排定在 Intel® Quartus® Prime 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。