在Quartus® Prime Software Pro 18.1版本中編譯Stratix® 10 EMIF IP示例設計時,您可能會看到如下所示的類似警告。
警告:忽略節點“ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup”的最大扇出邏輯選項
請注意,對於給定設計,amm_ready_0_r1~SynDup 信號的層次結構路徑可能會有所不同。
此警告不會影響設計功能,可以忽略。
此問題已在 Quartus® 19.1 及更高版本中修復。