文章 ID: 000086944 內容類型: 疑難排解 最近查看日期: 2018 年 01 月 31 日

為什麼 Intel® Stratix® 10 外部記憶體介面 DDR4 IP 在 Intel Quartus Prime 計時分析器中顯示wf_clk®頻率上最小脈衝違規？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 外部記憶體介面 Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 17.1.1 中出現問題，在實施 Intel Stratix 10 外部記憶體介面 DDR4 IP 的專案®之 Intel Quartus編譯時序報告中，您可能會看到與wf_clk_頻率相關的最低脈衝寬度計時違規。

    Intel Stratix 10 DDR4 範例設計專案中，最低脈衝寬度計時違規的範例emif_s10_0|emif_s10_0_wf_clk_3-0.058 的鬆懈故障。

    解決方法

    可以忽略wf_clk頻率最低脈衝寬度違規問題。
    此問題排定在 Intel Quartus Prime Pro 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。