文章 ID: 000087018 內容類型: 疑難排解 最近查看日期: 2013 年 04 月 15 日

Errata – Quartus II 軟體版本 12.1 SP1 中已知的 V 計時模型Arria問題

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    針對 Quartus® II 軟體版本 12.1 SP1 中Arria® V 裝置的設計，有一些已知的延遲時間問題。

    如需最新的解決方法資訊和新報告的問題，請參閱此解決方案。

    HSSI 輸出頻率與 fPLL refclk 輸入之間缺少延遲

    當以下情況都屬即時，以 Arria V 裝置為目標的設計缺少頻率路徑延遲：

    1. HSSI 頻率輸出和 fPLL refclk 輸入之間有連線
    2. 此連線包含 IQTXRXCLK 路由資源
    3. 此連線不經過全球、區域或周邊頻率網路

    Altera所分佈的智慧財產權核心均未使用此頻率連線。

    解決方法

    此解決方案將在未來日期更新，並提供更多細節，以瞭解如何判斷您的設計是否受到影響，以及如何解決問題。

    相關產品

    本文章適用於 5 產品

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。