文章 ID: 000087204 內容類型: 疑難排解 最近查看日期: 2011 年 11 月 24 日

對於具備 UniPHY 的 DDR2 和 DDR3 SDRAM 控制器，在 Stratix V 裝置中設計無水準故障

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您將 Stratix V 裝置與 IP 核心對準而不進行調平， 設計失敗。

    解決方法

    若要解決這個問題，請停用 DM 針腳。MegaWi 介面不支援設計，不Stratix V 調平目標 裝置（選項已停用），但您可以產生Stratix V 設計與調平。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。