文章 ID: 000087213 內容類型: 疑難排解 最近查看日期: 2020 年 06 月 15 日

為什麼在使用 Stratix® 10 E-Tile 裝置收發器 IP 的多個實例時,會出現保留時間違規?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Stratix® 10 E-Tile 收發器 Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當使用 Stratix® 10 E-tile 裝置收發器 IP 的多個實例時,您可能會看到由未刪減的錯誤路徑導致的保留時間違規。

    保持時間違規涉及從兩個獨立的收發器 IP 實例計時的 AIB 寄存器。IP 應在IP內的多個通道之間應用錯誤路徑,但您必須在多個收發器IP之間應用錯誤的路徑 SDC 約束。

    解決方法

    若要變通解決此問題,可以在頂級 SDC 檔中應用set_false_path約束。

    下面的示例演示了如何在兩個不相關的收發器 IP 節點之間應用假路徑

    忽略路徑:

    set aib_tx_internal_div_reg_col [get_registers -nowarn nphy_instance_1.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~aib_tx_internal_div.reg]

    set aib_fabric_transfer_clk_col [get_registers -nowarn nphy_instance_2.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~s2_6_0__aibadpt__aib_fabric_tx_transfer_clk.reg]

    下一步: 設置假路徑

    set_false_path - 從 aib_tx_internal_div_reg_col - 到 aib_fabric_transfer_clk_col

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。