文章 ID: 000087495 內容類型: 錯誤訊息 最近查看日期: 2022 年 04 月 18 日

為什麼使用具有 PTP 變異的 10GE-1 的 F-Tile 乙太網路Intel® FPGA Hard IP設計範例,在使用自訂系統 PLL 頻率時,無法通過「支援邏輯產生」階段?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software v21.2 的問題,F-Tile 乙太網路Intel® FPGA Hard IP設計範例未能在 Intel Quartus Prime 軟體中通過「支援邏輯世代」階段。

    使用支援 PTP 的變異的 10GE-1 和自訂系統相鎖迴圈 (PLL) 頻率 (例如 903.125 MHz) 時,會出現下列錯誤訊息:

    「錯誤 (21842):Solver 未能找到解決方案」

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition Software v21.2 中解決這個問題,請選擇使用 PTP 變異的 10GE-1 時,預設系統 PLL 頻率為 805.664062 MHz。

     

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA I 系列

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。