文章 ID: 000087568 內容類型: 錯誤訊息 最近查看日期: 2023 年 01 月 31 日

使用頻率控制Intel® FPGA IP核心的頻率輸出部門功能時，計時分析器會出現警告

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用頻率控制Intel® FPGA IP核心的 頻率輸出部門 功能時，計時分析器會出現下列警告：

    _intelclkctrl_.sdc（293）：|intelclkctrl_0|clkdiv_inst|clock_div1/2/4 無法與針腳搭配

    當 IP 核心中啟用 了clock_div1x、 clock_div2x或 clock_div4x ，但在您的設計中並未實際連接時，可能會發出警告。

     

    解決方法

    如果頻率是故意未聚合，則可以安全地忽略此警告。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ FPGA 與 SoC FPGA
    Intel® Stratix®

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。