文章 ID: 000087618 內容類型: 錯誤訊息 最近查看日期: 2021 年 10 月 06 日

錯誤：essai.xcvr_fpll_a10_0：由於所需的輸出頻率、選定的 pma 寬度和 mcbg 頻率分割規格，無法計算有效的參考頻率頻率。 您選擇的頻寬設定也可能導致此問題。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    您可能會在 Intel® Quartus® Prime 軟體中看到此錯誤，在 Intel® Arria® 10 個裝置中導入收發器 （XCVR） 分數 PLL （fPLL），同時 啟用下游級聯 PLL和 操作模式 ，設定為 FPLL 智慧財產 （IP） GUI 中的 Feedback Compensation 結合 。

    解決方法

    為了避免此錯誤，請參閱 Intel® Arria® 10 裝置技術資料 ，並確保 fPLL 的輸入頻率在最小和最大fCASC_PFD 規格（表 30），輸出頻率等於或高於 支援的輸出頻率 （表 19）。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。