由於 Siemens* ModelSim* 模擬器 v2021.2 及更早版本存在問題,如果執行「msim_setup.tcl」模擬腳本並使用「elab」選項,在模擬原生定點 DSP Stratix® 10 FPGA IP 核心時可能會觀察到此錯誤。
要變通解決此問題,請使用“elab_debug”選項或使用“vsim -voptargs=+acc $elabcommand”。
此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
由於 Siemens* ModelSim* 模擬器 v2021.2 及更早版本存在問題,如果執行「msim_setup.tcl」模擬腳本並使用「elab」選項,在模擬原生定點 DSP Stratix® 10 FPGA IP 核心時可能會觀察到此錯誤。
要變通解決此問題,請使用“elab_debug”選項或使用“vsim -voptargs=+acc $elabcommand”。
此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。