文章 ID: 000087743 內容類型: 疑難排解 最近查看日期: 2021 年 09 月 29 日

應該使用Intel® Stratix® 10 高頻寬記憶體 （HBM2） 介面Intel® FPGA IP的訊號來判斷何時可以安全地開始與 AXI 匯流排界面互動？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 高頻寬記憶體（HBM2）介面 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 Intel® Stratix® 10 高頻寬記憶體 （HBM2） 介面Intel® FPGA IP時，您可能會看到在校準期間得到維護的 AXI 讀寫 訊號，但無法安全地進行互動。您應該等到 local_cal_success 訊號被確認後再開始與 AXI 匯流排界面互動。

    解決方法

    此資訊將包含在 Intel® Stratix® 10 高頻寬記憶體 （HBM2） 介面Intel® FPGA IP使用者指南的未來版本中。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 NX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。