文章 ID: 000087752 內容類型: 錯誤 最近查看日期: 2022 年 04 月 18 日

為何在為 PCI Express 使用 R-Tile Avalon®串流Intel® FPGA IP時，TLP 會丟失？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition Software v21.2 的問題，適用于 PCI Express 的 R-Tile Avalon® 串流Intel® FPGA IP可能無法從 Avalon® 串流 TX 介面的應用程式邏輯中擷取pX_tx_st_eop_i訊號。

    因此，PCI Express 的 R-Tile Avalon®串流Intel® FPGA IP會將Avalon®串流封包掉，並且不會產生相應的交易層封包 （TLP）。

    下列Avalon®傳送至 Avalon® 串流 TX 介面的串流封包可能不受此問題影響。

    解決方法

    此問題從 Intel® Quartus® Prime Pro Edition Software v21.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。