由於 Intel® Quartus® Prime Pro Edition 軟體版本 20.1 的問題,當您將外部記憶體介面的「pll_ref_clk」埠Intel® Stratix® 10 FPGA IP 連接到頻率源 BFM Intel® FPGA IP等不支援的頻率來源時,可能會看到這個內部錯誤。
為了避免此錯誤,請直接從外部頻率針腳驅動「pll_ref_clk」。
由於 Intel® Quartus® Prime Pro Edition 軟體版本 20.1 的問題,當您將外部記憶體介面的「pll_ref_clk」埠Intel® Stratix® 10 FPGA IP 連接到頻率源 BFM Intel® FPGA IP等不支援的頻率來源時,可能會看到這個內部錯誤。
為了避免此錯誤,請直接從外部頻率針腳驅動「pll_ref_clk」。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。