文章 ID: 000087813 內容類型: 疑難排解 最近查看日期: 2023 年 03 月 22 日

為什麼 Intel® FPGA P-Tile Avalon®適用于 PCI Express 的串流 IP 設計範例，針對 Intel Agilex® 7 FPGA顯示最小脈衝寬度違規？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的範例應用程式 Avalon-串流硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.2 和更早版本的問題，使用 PCI® Express 針對 Intel Agilex 7 FPGA Intel® FPGA P-Tile Avalon®串流 IP 的設計範例時，您可能會看到最小脈衝寬度違規。

    解決方法

    此問題從 Intel® Quartus® Prime Edition Software 21.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。