由於 Quartus® Prime Pro Edition 軟體 v21.3 及更高版本中的問題,如果在裝置配置期間將不穩定的頻率信號施加到 系統 PLL 0 或系統 PLL 2,Agilex™ 7 FPGA 裝置可能無法配置。
若要 解決此問題,請確保 設計中使用的 F-Tile 系統 PLL 0 和系統 PLL 2 參考頻率信號 正確且穩定,然後再開始裝置配置。
此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
由於 Quartus® Prime Pro Edition 軟體 v21.3 及更高版本中的問題,如果在裝置配置期間將不穩定的頻率信號施加到 系統 PLL 0 或系統 PLL 2,Agilex™ 7 FPGA 裝置可能無法配置。
若要 解決此問題,請確保 設計中使用的 F-Tile 系統 PLL 0 和系統 PLL 2 參考頻率信號 正確且穩定,然後再開始裝置配置。
此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。