為什麼 PCI Express* 的 R-Tile Avalon®串流Intel® FPGA IP TX 介面無法傳輸 TLP？

由於 Intel® Quartus® Prime Pro Edition Software v21.1 的問題，PCI Express* 的 R-Tile Avalon®串流Intel® FPGA IP可能無法在重設後初始化 TX 介面邏輯。

因此，PCI Express* TX 介面的 R-Tile Avalon®串流Intel® FPGA IP將無法正確初始化，也無法傳輸交易層封包 （TLP）。

若要解決此問題，請將下列任務新增到 Intel® Quartus® Prime 軟體設定檔案 （QSF）：

set_instance_assignment──|名稱 SYNCHRONIZER_IDENTIFICATION FORCED |rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
set_instance_assignment-姓名 SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1-至 *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg

此問題從 Intel® Quartus® Prime Pro Edition Software v21.3 開始修復。