文章 ID: 000088120 內容類型: 相容性 最近查看日期: 2021 年 12 月 13 日

為什麼 DisplayPort Intel® Stratix® 10 FPGA IP 設計範例未能以高位速率 3 （HBR3） 進行 RX 連結訓練？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 DisplayPort Intel® Stratix®搭載 Intel® Quartus® Prime Design Software 版本 20.3 和更早版本所產生的 10 FPGA IP 設計範例的問題，您可能會發現 HBR3 的 RX 連結訓練失敗，並且將列車連結到 HBR2。

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition Software 版本 20.3 和更新版本中解決這個問題， 請按照 以下步驟操作：

    1.更換。/rtl/rx_phy/rx_phy_top.v（含 rx_phy_top.v）

    2.更換。/rtl/tx_phy/tx_phy_top.v（含 tx_phy_top.v）

    3. 以intel_reconfig_alt_s10.v 取代 ./rtl/bitec_reconfig_alt_s10.v

    此問題已在 Intel® Quartus® Prime Pro Edition Software 版本 20.4 及更新版本中修復。

    相關產品

    本文章適用於 6 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 GX 開發套件 DK-DEV-1SGX-H-A
    Intel® Stratix® 10 GX 開發套件 DK-DEV-1SGX-L-A
    Intel® Stratix® 10 GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。