文章 ID: 000088547 內容類型: 疑難排解 最近查看日期: 2021 年 12 月 16 日

錯誤：Verilog HDL 模組在 bitec_hdmi_tx_aux_encoder.v （0） 的即時錯誤：「bitec_hdmi_aux_bch」模組沒有命名為「SYMBOL_PER_CLOCK」的參數

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software v20.4 的問題，您在將 HDMI Intel® FPGA IP 2.0 Tx 和 HDMI Intel® FPGA IP 2.1 RX 整合到設計中時，會看到這個錯誤。 這是因為模組bitec_hdmi_aux_bch HDMI Intel® FPGA IP 2.0 與 HDMI Intel® FPGA IP 2.1 之間具有相同的模組名稱，但參數不同。

    解決方法

    此問題從 Intel® Quartus® Prime Pro Edition Software v21.3 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。