文章 ID: 000088585 內容類型: 疑難排解 最近查看日期: 2023 年 02 月 15 日

為什麼 CPRI v7.0 Intel® FPGA IP核心報告在 IP 內部路徑上違反計時？

環境

  • CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 CPRI v7.0 Intel® FPGA IP核心版本 20.4 和更早版本的問題，您可能會看到 CPRI v7.0 Intel® FPGA IP核心本身的計時違規。Intel® Quartus® Prime 軟體計時分析器中的計時違規路徑與以下顯示的路徑類似：

    從*inst_cpri_ii*reset_*同步器*sync_reset* 到 *inst_cpri_ii*

    從 *inst_c2p*reset_*同步器*sync_reset* 到 *inst_c2p*

    CPRI v7.0 Intel® FPGA IP核心產生所需的同步邏輯。然而，Synopsys Design Constraints Files （.sdc） 並未正確限制這些路徑。

     

     

    解決方法

    此問題已從 Intel® Quartus® Prime Pro/標準版軟體版本 21.1 開始修復。

    相關產品

    本文章適用於 3 產品

    Intel® Agilex™ FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。