文章 ID: 000088655 內容類型: 錯誤 最近查看日期: 2021 年 12 月 16 日

錯誤:無法產生模擬腳本

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.3 中出現問題,在具有多個 PCI Express* 實例的 R-tile Avalon®串流Intel® FPGA IP的專案執行quartus_ipgenerate時,可能會看到上述錯誤訊息。

    由於問題,可能會看到以下多個錯誤訊息。

    錯誤:無法產生模擬腳本
    錯誤:ram_txapp2x256:rpcie_ram_txapp2x256不支援 Verilog Simulation 的世代。世代可供使用:Quartus Synthesis。
    錯誤:在結束代碼 1:1 錯誤、0 警告下,qsys 產生失敗
    錯誤:未產生 SPD 檔案:/nfs/disks/quartus_project/ip/rpcie/rpcie_ram_txapp2x256/rpcie_ram_txapp2x256.spd

    解決方法

    若要解決此問題,請從 Intel® Quartus® Prime 圖形介面執行 IP 世代,或使用 qsys-generate 單獨為 PCI Express* 檔案產生 R-tile Avalon®串流Intel® FPGA IP。

    此問題從 Intel® Quartus® Prime Pro Edition Software v21.4 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。