文章 ID: 000088803 內容類型: 產品資訊與文件 最近查看日期: 2023 年 03 月 28 日

為什麼 F-Tile Reference 和系統 PLL 頻率的out_refclk_fgt和out_system_pll_clk埠Intel® FPGA IP模擬 Intel Agilex 7 F-Tile FPGA PHY IP 時®無法切換？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    F-Tile Reference 與系統 PLL 頻率Intel® FPGA IP的 out_refclk_fgt 和out_system_pll_clk埠在模擬波形中無法切換。然而，Intel Agilex® 7 F-Tile FPGA實體層 IP 仍在模擬中運作。

    解決方法

    目前沒有解決這個問題的計畫。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。